

P10
REGISTER

Hindiantoro
hindiantoro.wordpress.com
hindiantoro.uksw@gmail.com
085854777772

Register



- ◎ Flip-Flop dapat menyimpan data 1 bit
- ◎ Register adalah sekumpulan FF untuk menyimpan data sebanyak n bit, dimana $n =$ Jumlah FF dan paling sedikit bernilai 1.
- ◎ Kegunaan register :
 - Menyimpan data sementara
 - System Pencacah (Counter)
 - Operasi bilangan
 - Sistem Penundaan Sinyal (Time Delay)
 - Sistem Pembangkit Sandi (Code Generator)

Data In and Out

- Keluar atau masuknya data pada register dapat secara Serial maupun paralel.
- Jenis Register berdasarkan cara masuk dan keluarnya data pada register:
 - Serial in — Paralel Out / Serial to Paralel Register
 - Serial in — Serial Out
 - Paralel in — Serial out / Paralel to Serial Register
 - Paralel in — Paralel Out
- Jenis Serial Register berdasarkan pergeseran datanya :
 - Data digeser dari kanan ke kiri disebut : “Register bergeser ke kiri“ (Shift – Left Register)
 - Data di geser dari kiri ke kanan disebut : “Register bergeser kanan“ (Shift – Right Register)
 - Register yang dapat bergerak ke kiri dan ke kanan, disebut “Reversible Shift Register”.


Serial register

- Data IN/OUT satu persatu melewati satu saluran, biasanya LSB (data paling kanan) dulu.
- Pergerakan data diatur oleh sinyal clock yang di hubungkan pada kedua register.
- Register yang dihubungkan tergantung kebutuhan.




Pararel Register

- ◉ Data Masuk/Keluar secara serempak
- ◉ Data load dikontrol oleh “input kontrol”. Saat input kontrol = 1, data di load serempak dari input ke dalam register,






Cara Kerja



- 5 Bit SR FF + \overline{Ps} + \overline{Pc} .
- Input SR FF berlawanan = D FF, jadi $Q = S$ setelah clock.
- Kondisi Kerja : $P = 0$ dan $Clr = 1$ sehingga $\overline{Ps} = \overline{Pc} = 1$
- Reset : Mengubah sebentar Clr ke 0 $\rightarrow \overline{Ps} = 1, \overline{Pc} = 0 \rightarrow Q = 0$
- Jika setelah reset nilai P diubah sebentar ke 1, lalu dikembalikan ke 0, maka $Q_A Q_B Q_C Q_D Q_E = ABCDE$, Jadi seolah-olah data ditransfer serentak dari ABCDE ke $Q_A Q_B Q_C Q_D Q_E$.
 - Jika $A = 1$, saat $P = 1$ ($\overline{Pc} = 1$) $\rightarrow \overline{Ps} = 0 \rightarrow \text{Set} \rightarrow Q_A = 1$.
 - Jika $A = 0$, saat $P = 1$ ($\overline{Pc} = 1$) $\rightarrow \overline{Ps} = 1 \rightarrow Q_A = 0$ (tetap)
- Data dapat secara Pararel ataupun serial

Pararel IN


- Setiap FF dimuati secara serentak yang diatur oleh “input control”
- Saat input kontrol = 0, maka semua output FF = Q_n (tetap).
- Saat input kontrol = 1, maka semua output FF = Q_{n+1} (Dimuati data)
- Rangkaian Input kontrol :



- Saat input kontrol = 0, maka $\overline{P_s} = 1$ dan $\overline{P_c} = 1$ dan nilai D tidak berpengaruh terhadap nilai $\overline{P_s}$ dan $\overline{P_c}$, sehingga Q tetap
- Saat input kontrol = 1, jika $D = 0$, maka $\overline{P_s} = 1$ dan $\overline{P_c} = 0$, maka $Q = 0$ (Clear). Jika $D = 1$, maka $\overline{P_s} = 0$ dan $\overline{P_c} = 1$, maka $Q = 1$ (Set)


Serial IN

- ◉ Data masuk ke register bit demi bit dan di geser satu per satu hingga semua FF terisi.
- ◉ Pergeseran di atur oleh sinyal clock.




Cont.

◎ Rangkaian dan Timing Diagram :



Reversible shift Register




- Misal Data Input = 1011
- Saat SC = 1 berarti shift ke kanan (R).

Clock	Q_D	Q_C	Q_B	Q_A
1	1			
2	1	1		
3	0	1	1	
4	1	0	1	1

Serial dan Pararel Out

- ⦿ Prinsip kerja Serial Out sama dengan Serial In (Data di geser ke luar)
- ⦿ Untuk Pararel Out diberikan sinyal “Read Out”. Rangkaian :




Feedback Shift Register (FSR)

- ◉ FSR atau Twisted Ring Counter adalah ring counter yang masukannya dihubungkan dengan complemen keluarannya.
- ◉ FSR dengan n FF akan menghasilkan “ 2^n sequence” atau merupakan “pembagi 2^n ”.
- ◉ Digit “1” selalu bergerak setiap pergantian clock → Sandi berjalan/walking coded

Cont.

◎ FSR 3 Bit :

Sinyal Clock	Kondisi FF		
	A	B	C
Kondisi awal	0	0	0
1	1	0	0
2	1	1	0
3	1	1	1
4	0	1	1
5	0	0	1
6	0	0	0
7	Kembali seperti Clock no.1, dst-nya		



Latihan

- ⦿ Rancanglah FSR – 4 bit dan FSR – 5 bit. Buat Tabel kebenaran dan Gambarkan diagram waktu dari masing-masing FSR tersebut.